https://blog.laning.org/tags/fpga/Recent content in FPGA on Laning's BlogHugozh-CNTue, 01 Apr 2025 15:46:02 +0800https://blog.laning.org/posts/wp-0246/Fri, 21 Apr 2023 14:33:00 +0800https://blog.laning.org/posts/wp-0246/<h2 id="1-课程信息">1. 课程信息</h2> <p>■<strong>实验地点</strong>：清水河校区KB239</p> <ul> <li> <p>■ **实验时间：**2021.04.16</p> </li> <li> <p>■ **实验时长：**3小时（4节课）</p> </li> </ul> <h2 id="2-实验要求">2. 实验要求</h2> <p>1. The fir filter input sampling rate is <strong>100kHz</strong>, the filter passband single-sideband bandwidth is <strong>20kHz</strong>, the out-of-band suppression is <strong>90dB</strong>, and the in-band ripple is <strong>1dB</strong>.</p> <p>2. The filter coefficient needs to be <strong>fixed-point</strong>, and the effective number of ADCs is <strong>24bit</strong>. The filter coefficient bit width is self-defined.</p>https://blog.laning.org/posts/wp-0243/Sat, 15 Apr 2023 14:30:00 +0800https://blog.laning.org/posts/wp-0243/<h1 id="1-课程信息">1. 课程信息</h1> <ul> <li> <p><strong>实验地点</strong>：清水河校区KB239</p> </li> <li> <p>**实验时间：**2021.04.9</p> </li> <li> <p><strong>实验时长:</strong> 3小时（4节课）</p> </li> </ul> <h1 id="2-实验要求">2. 实验要求</h1> <p>驱动板上数码管显示当前时间（包含时、分、秒）</p> <p>①建议定义n个按键，如用于功能切换 (tab)、校时+1(up)及确认(ok)</p>https://blog.laning.org/posts/wp-0173/Mon, 27 Mar 2023 00:56:00 +0800https://blog.laning.org/posts/wp-0173/<h1 id="1-课程信息">1. 课程信息</h1> <ul> <li> <p><strong>实验地点</strong>：******</p> </li> <li> <p>**实验时间：**2021.03.25</p> </li> <li> <p><strong>实验时长:</strong> 3小时（4节课）</p> </li> </ul> <h1 id="2-实验要求">2. 实验要求</h1> <p>驱动板上LED1 ~LED8按如下2个模式循环闪烁：</p> <p>① 每个灯亮1s灭1s，从右至左依次闪烁，共8次</p> <p>② 每个灯亮1s灭0.5s，从左至右间隔闪烁，共4次</p>https://blog.laning.org/posts/wp-0148/Mon, 19 Dec 2022 00:31:00 +0800https://blog.laning.org/posts/wp-0148/<p><strong>基于FPGA的BPSK信号产生器设计</strong></p> <p><strong>2022年12月19日</strong></p> <p><strong>摘 要</strong></p> <p>本次基于FPGA的计时器设计，在熟悉Quartus基本操作、Verilog编程语言的基本规则、SignalTap的基本应用，在前两次PN码序列产生器和DDS设计的基础上，通过分模块设计后进行连接的方式，完成基于FPGA的BPSK信号产生器设计。</p>https://blog.laning.org/posts/wp-0122/Wed, 30 Nov 2022 00:28:28 +0800https://blog.laning.org/posts/wp-0122/<p>基于LCD的显示系统设计</p> <p>2022年11月30日</p> <p>摘 要<br> 本次基于FPGA的LCD显示系统设计，在熟悉Quartus基本操作、Verilog编程语言的基本规则、SignalTap的基本应用后，通过自顶向下、分模块设计后进行连接的方式，完成控制FPGA在LCD屏幕显示内容。<br> 本次设计分为PLL分频模块、上电复位模块、显示控制模块、显示驱动模块组成。通过分功能分模块的设计方式，便于调试，较好地完成了本次设计任务。</p>