<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:content="http://purl.org/rss/1.0/modules/content/"><channel><title>DDS on Laning's Blog</title><link>https://blog.laning.org/tags/dds/</link><description>Recent content in DDS on Laning's Blog</description><generator>Hugo</generator><language>zh-CN</language><lastBuildDate>Tue, 01 Apr 2025 15:45:57 +0800</lastBuildDate><atom:link href="https://blog.laning.org/tags/dds/index.xml" rel="self" type="application/rss+xml"/><item><title>FPGA工程应用开发综合实验报告二</title><link>https://blog.laning.org/posts/wp-0148/</link><pubDate>Mon, 19 Dec 2022 00:31:00 +0800</pubDate><guid>https://blog.laning.org/posts/wp-0148/</guid><description>&lt;p&gt;&lt;strong&gt;基于FPGA的BPSK信号产生器设计&lt;/strong&gt;&lt;/p&gt;
&lt;p&gt;&lt;strong&gt;2022年12月19日&lt;/strong&gt;&lt;/p&gt;
&lt;p&gt;&lt;strong&gt;摘 要&lt;/strong&gt;&lt;/p&gt;
&lt;p&gt;本次基于FPGA的计时器设计，在熟悉Quartus基本操作、Verilog编程语言的基本规则、SignalTap的基本应用，在前两次PN码序列产生器和DDS设计的基础上，通过分模块设计后进行连接的方式，完成基于FPGA的BPSK信号产生器设计。&lt;/p&gt;</description></item></channel></rss>